从零构建开源相控阵雷达完整指南AERIS-1010.5GHz深度解析【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR这是一个开源相控阵雷达——AERIS-10工作在 10.5GHz采用 LFM线性调频脉冲调制16 通道电子波束扫描提供 3km 和 20km 两种探测距离版本。它把商用相控阵雷达动辄数十万美元这件事变成了下单几块板、按 BOM 买料自己焊原理图、PCB 布局、Gerber、BOM 清单、Verilog FPGA 代码、STM32 固件、Python GUI全链路都开源在这个仓库里而且每层软件都能在宿主机上跑测试。一、起点一台你真的能造出来的雷达相控阵雷达一句话讲清楚相控阵的核心思想很朴素天线不是一块而是很多块小单元排成阵通过控制每个单元的相位差让合成波束在不转动天线的情况下指向不同方向——这就是电子波束扫描。AERIS-10 在此基础上叠加了 LFM 调频发射的脉冲频率随时间线性变化俗称 chirp接收后与本地参考做匹配滤波窄长的脉冲被压缩成短脉冲于是同时拿到距离分辨力和信噪比增益。两个版本按探测距离选硬件参数AERIS-10N (Nexus)AERIS-10X (Extended)最大探测距离3 km20 km天线8×16 贴片阵列32×16 介质填充开槽波导阵列输出功率约 1W × 16 通道10W × 16 通道QPA2962 GaN 功放电子波束扫描俯仰/方位 ±45°俯仰/方位 ±45°机械扫描360°步进电机360°步进电机两个版本的差异主要在天线和功放X 版给每个通道加了一块 10W 的 GaN 功率放大器板4_Schematics and Boards Layout/4_6_Schematics/PowerAmplifierBoard/换取 20km 距离。仓库里到底开放了什么这个仓库的组织方式本身就是一张施工蓝图按数字前缀排好序目录内容1_Project_Description/项目说明文档2_Functional Diagram Interconnection Matrices/系统功能框图drawio 源文件可编辑3_Power Management/电源管理与时序表4_Schematics and Boards Layout/原理图、PCB 布局、Gerber、BOM/CPL 生产文件5_Simulations/阵列方向图、波导、滤波器、腔体仿真脚本7_Components Datasheets and Application notes/全部关键器件数据手册9_Firmware/STM32 固件、FPGA Verilog、Python GUI 与测试docs/工程文档站架构、实施日志、Bring-up 指南、发布记录许可证也是分开的硬件设计用CERN-OHL-P开源硬件许可含专利保护适合高功率射频场景软件固件用MIT。你基于这套设计做产品、卖产品都可以只需保留版权声明、修改后以源格式回传。二、追着一个 chirp 走完整信号链路拆解与其罗列模块不如跟着一枚 chirp 从发射到检测走一遍。这是理解整个系统最快的路径。发射端DAC 生成 chirpLTC5552 上变频链路起点在 FPGA9_Firmware/9_2_FPGA/radar_system_top.v 里集成了发射控制逻辑DAC 时钟域 120MHzFPGA 输出 8 位 chirp 数据驱动 DAC 生成 LFM 波形再经LTC5552 双混频器上变频到 10.5GHz。这里有个容易被忽略的关键点混频器、DAC、ADC、频率综合器必须相位对齐否则收发链路自己就会引入错误相位。AERIS-10 的做法是用一块独立的频率合成器板上面的AD9523-1 低抖动时钟发生器给所有链路提供参考时钟——这也是系统里单独一块板的原因。波束控制4 颗 ADAR1000 怎么搬动 16 路波束天线侧有 16 个发射/接收前端单元每个单元由ADTR1107承担低噪放大RX和功率放大TX两级。控制相位的是4 颗 ADAR1000 相移器每颗管 4 个通道STM32 通过 SPI 逐颗写入相移和增益寄存器波束就能在 ±45° 内电子扫描。收发共用一套阵列靠RF 开关M3SWA2-34DR切换 T/R。接收端一条 FPGA 处理流水线回波经下行变频后被AD9484 ADC以 400MHz 采样LVDS 接口对应 9_Firmware/9_2_FPGA/ad9484_interface_400m.v之后的全部信号处理在 FPGA 里流水完成I/Q 基带下变频NCO见 nco_400m_enhanced.v抽取与滤波CIC FIRcic_decimator_4x_enhanced.v、fir_lowpass.v脉冲压缩多分段匹配滤波matched_filter_multi_segment.v多普勒 FFTdoppler_processor.v、fft_engine.vMTI 动目标显示mti_canceller.v和CFAR 恒虚警检测cfar_ca.v处理结果打包成距离-多普勒/CFAR 数据经 USB50T 生产板走 FT2232H200T 开发板可选 FT601 USB3送到 Python GUI。仓库约定 radar_system_top.v 是操作码、位宽、复位默认值的唯一事实来源所有其他层都要向它对齐——这是这个项目能跨 MCU/FPGA/GUI 三层协作的前提。管理者STM32F746 的职责清单FPGA 只管信号系统管理全在 STM32F746 手里代码在 9_Firmware/9_1_Microcontroller/上电/下电时序按电源时序表3_Power Management/Power Management V6.xlsx控制各电压轨顺序射频外设配置AD9523-1 时钟发生器、2× ADF4382 收发频率合成器、4× ADAR1000 相移器的初始化与脉冲时序功放闭环2× ADS7830 I²C ADC 读 16 路 PA 的 Idq 电流5mΩ 采样电阻 INA241A32× DAC5578 I²C DAC 控制栅压 Vg开机闭环校准到目标电流环境感知8 路热敏电阻测温超温自动开风扇GPSUM982给目标打位置标签GY-85 IMU 做俯仰/横滚校正BMP180 气压计机械与开关步进电机 360° 旋转、RF 开关控制三、硬件落地六类板卡与文件获取路径原理图与生产文件在哪找硬件部分一共六类板电源管理板、频率合成器板、主板、功放板X 版专用、贴片天线板N 版、波导天线板X 版。文件位置固定原理图与 PCB4_Schematics and Boards Layout/4_6_Schematics/按 MainBoard / PowerBoard / PowerAmplifierBoard / FrequencySynthesizerBoard / Antennas 分目录Eagle 格式.sch/.brd生产文件4_Schematics and Boards Layout/4_7_Production Files/每块板一个子目录含 Gerber 分层文件、钻孔文件、BOMxlsx和 CPL 坐标文件可直接发给 PCB 厂器件资料7_Components Datasheets and Application notes/从 ADAR1000 到 QPA2962 全部数据手册在案板级堆叠与机械结构整机是叠层结构主板、功放、天线自下而上堆叠中间用散热片和支架连接顶部有滑环解决旋转供电外壳、波导上下件、散热器等机械图纸DWG在 8_Utils/Mechanical_Drawings/包括Enclosure.dwg、Heat_Sink_PA.dwg、Waveguide.dwg等可直接进 CAD 改。天线阵列两套方案的区别N 版8×16 贴片阵列设计文件在4_Schematics and Boards Layout/4_6_Schematics/Antennas/Patch/4x4 和 8x16 两个版本X 版32×16 介质填充开槽波导阵列在4_Schematics and Boards Layout/4_6_Schematics/Antennas/Waveguide/附开槽波导规格书Dielectric_Filled_Waveguide_Array_Spec.docx。波导方案增益更高、副瓣更可控代价是装配更费工四、先仿真后打板用脚本验证阵列性能阵列因子100 行 Python 算出副瓣水平打板之前先确认阵列理论性能。5_Simulations/array_pattern_Kaiser25dB_like.py 就是一个可直接运行的参考32×16 阵列按实际单元间距约 14.3mm × 16.9mm建模方位向用均匀加权、俯仰向加 Kaiser 窗β1.65算出 E/H 面方向图并生成热图。脚本里连 HPBW半功率波束宽度都替你算了。方向图切面与 PCB 层间屏蔽脚本同时输出 E 面和 H 面切面Kaiser 窗版本把旁瓣压到 -25dB 附近除了远场方向图5_Simulations/里还有 PCB 层面的射频仿真**via fence过孔围栏**的两种排布对比Fencing/目录、介质填充波导的 openEMS 脚本Antenna/openems_quartz_slotted_wg_10p5GHz.py、波导 CST 工程sim_wg_alumina_fast/、QUCS 的 IF 带通滤波器与 DAC 重建滤波器电路仿真、MATLAB 阵列分析Matlab/。这套组合覆盖了从天线到滤波器各段的验证。五、无硬件也能跑FPGA 回归与宿主机测试这个仓库的工程化程度是它最容易被低估的地方——没有板卡你也能跑通 90% 的软件验证。FPGA一条命令的 iverilog 回归cd 9_Firmware/9_2_FPGA bash run_regression.shrun_regression.sh 分多阶段跑 Lint、变更模块、集成、信号处理、基础设施和对抗性测试tb/ 下几十个 testbench 覆盖 NCO、CIC、匹配滤波、CFAR、端到端真实数据链路tb/fullchain/里的 realdata 还有 .hex/.npy 回放数据。文档站标注当前回归状态是 FPGA 18/18、MCU 15/15 全绿时序收敛余量 WNS 0.058ns。此外formal/目录里还有 SymbiYosys 形式化验证工程CDC 跨时钟域握手、多普勒处理器、模式控制器这类覆盖在业余项目里很少见。MCUmake 一下的单元测试cd 9_Firmware/9_1_Microcontroller/tests make clean make9_Firmware/9_1_Microcontroller/tests/ 用 shims mock 在 PC 上模拟 STM32 的 HAL 和 SPI直接单测 ADAR1000 管理、ADF4382 驱动、AGC 外环等逻辑——连历史上修过的 15 个 bug 都留了各自的回归测试文件test_bug1_到test_bug15_是很好的读代码入口。跨层契约测试与 GUI 演示模式跨层契约9_Firmware/tests/cross_layer/ 用 Python 解析 STM32 设置、FPGA RTL 和参考实现验证三层之间操作码/位宽契约一致——这正是radar_system_top.v 是唯一事实来源的自动化保障GUI 演示模式9_Firmware/9_3_GUI/GUI_V65_Tk.py 支持 demo mode无需硬件即可显示实时 R-D 热图、CFAR 叠加、瀑布图radar_protocol.py负责包解析与 FT2232H 连接replay.py支持 HDF5 录制回放v7/是 PyQt6 版本六、常见问题QAQ不造硬件我能参与这个项目的哪些部分A全部软件层。FPGA 回归、MCU 单测、跨层契约测试都能在 PC 上跑GUI 有 demo 和回放模式5_Simulations/里的方向图/滤波器仿真开箱即算。硬件反而是门槛最高、最欢迎 RF 工程师参与的部分。Q项目现在能直接开机用吗AREADME 标注状态是 Alpha处于 bring-up上电调试阶段。docs/bring-up.html 记录了完整的上电检查清单、板卡到达前的门控条件和故障定位规则docs/release-notes.html 有按提交跟踪的里程碑。想跟进进展看docs/implementation-log.html。Q我想提交代码流程是什么A从develop分支拉 topic 分支main只放生产发布推 PR 前本地过四关ruff lint、pytest、FPGA 回归、MCU 单测。详见 CONTRIBUTING.md。注意仓库要求所有包安装走sfw前缀供应链安全规定测试风格强调对抗性验证——每个测试必须主动尝试破坏代码。Q商用授权A可以。硬件按 CERN-OHL-P保留声明、同源回传软件按 MIT。具体条款见仓库根目录的 Licence 文件。下一步把仓库拉到本地先跑通无硬件的验证链这是成本最低的入门路径git clone https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR cd PLFM_RADAR/9_Firmware/9_2_FPGA bash run_regression.sh cd ../9_1_Microcontroller/tests make clean make全绿之后建议精读 radar_system_top.v 的端口注释和5_Simulations/array_pattern_Kaiser25dB_like.py前者是你理解信号链的地图后者是你修改阵列设计后第一个该重跑的验证。【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考 从零构建开源相控阵雷达完整指南：AERIS-10（10.5GHz）深度解析
从零构建开源相控阵雷达完整指南AERIS-1010.5GHz深度解析【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR这是一个开源相控阵雷达——AERIS-10工作在 10.5GHz采用 LFM线性调频脉冲调制16 通道电子波束扫描提供 3km 和 20km 两种探测距离版本。它把商用相控阵雷达动辄数十万美元这件事变成了下单几块板、按 BOM 买料自己焊原理图、PCB 布局、Gerber、BOM 清单、Verilog FPGA 代码、STM32 固件、Python GUI全链路都开源在这个仓库里而且每层软件都能在宿主机上跑测试。一、起点一台你真的能造出来的雷达相控阵雷达一句话讲清楚相控阵的核心思想很朴素天线不是一块而是很多块小单元排成阵通过控制每个单元的相位差让合成波束在不转动天线的情况下指向不同方向——这就是电子波束扫描。AERIS-10 在此基础上叠加了 LFM 调频发射的脉冲频率随时间线性变化俗称 chirp接收后与本地参考做匹配滤波窄长的脉冲被压缩成短脉冲于是同时拿到距离分辨力和信噪比增益。两个版本按探测距离选硬件参数AERIS-10N (Nexus)AERIS-10X (Extended)最大探测距离3 km20 km天线8×16 贴片阵列32×16 介质填充开槽波导阵列输出功率约 1W × 16 通道10W × 16 通道QPA2962 GaN 功放电子波束扫描俯仰/方位 ±45°俯仰/方位 ±45°机械扫描360°步进电机360°步进电机两个版本的差异主要在天线和功放X 版给每个通道加了一块 10W 的 GaN 功率放大器板4_Schematics and Boards Layout/4_6_Schematics/PowerAmplifierBoard/换取 20km 距离。仓库里到底开放了什么这个仓库的组织方式本身就是一张施工蓝图按数字前缀排好序目录内容1_Project_Description/项目说明文档2_Functional Diagram Interconnection Matrices/系统功能框图drawio 源文件可编辑3_Power Management/电源管理与时序表4_Schematics and Boards Layout/原理图、PCB 布局、Gerber、BOM/CPL 生产文件5_Simulations/阵列方向图、波导、滤波器、腔体仿真脚本7_Components Datasheets and Application notes/全部关键器件数据手册9_Firmware/STM32 固件、FPGA Verilog、Python GUI 与测试docs/工程文档站架构、实施日志、Bring-up 指南、发布记录许可证也是分开的硬件设计用CERN-OHL-P开源硬件许可含专利保护适合高功率射频场景软件固件用MIT。你基于这套设计做产品、卖产品都可以只需保留版权声明、修改后以源格式回传。二、追着一个 chirp 走完整信号链路拆解与其罗列模块不如跟着一枚 chirp 从发射到检测走一遍。这是理解整个系统最快的路径。发射端DAC 生成 chirpLTC5552 上变频链路起点在 FPGA9_Firmware/9_2_FPGA/radar_system_top.v 里集成了发射控制逻辑DAC 时钟域 120MHzFPGA 输出 8 位 chirp 数据驱动 DAC 生成 LFM 波形再经LTC5552 双混频器上变频到 10.5GHz。这里有个容易被忽略的关键点混频器、DAC、ADC、频率综合器必须相位对齐否则收发链路自己就会引入错误相位。AERIS-10 的做法是用一块独立的频率合成器板上面的AD9523-1 低抖动时钟发生器给所有链路提供参考时钟——这也是系统里单独一块板的原因。波束控制4 颗 ADAR1000 怎么搬动 16 路波束天线侧有 16 个发射/接收前端单元每个单元由ADTR1107承担低噪放大RX和功率放大TX两级。控制相位的是4 颗 ADAR1000 相移器每颗管 4 个通道STM32 通过 SPI 逐颗写入相移和增益寄存器波束就能在 ±45° 内电子扫描。收发共用一套阵列靠RF 开关M3SWA2-34DR切换 T/R。接收端一条 FPGA 处理流水线回波经下行变频后被AD9484 ADC以 400MHz 采样LVDS 接口对应 9_Firmware/9_2_FPGA/ad9484_interface_400m.v之后的全部信号处理在 FPGA 里流水完成I/Q 基带下变频NCO见 nco_400m_enhanced.v抽取与滤波CIC FIRcic_decimator_4x_enhanced.v、fir_lowpass.v脉冲压缩多分段匹配滤波matched_filter_multi_segment.v多普勒 FFTdoppler_processor.v、fft_engine.vMTI 动目标显示mti_canceller.v和CFAR 恒虚警检测cfar_ca.v处理结果打包成距离-多普勒/CFAR 数据经 USB50T 生产板走 FT2232H200T 开发板可选 FT601 USB3送到 Python GUI。仓库约定 radar_system_top.v 是操作码、位宽、复位默认值的唯一事实来源所有其他层都要向它对齐——这是这个项目能跨 MCU/FPGA/GUI 三层协作的前提。管理者STM32F746 的职责清单FPGA 只管信号系统管理全在 STM32F746 手里代码在 9_Firmware/9_1_Microcontroller/上电/下电时序按电源时序表3_Power Management/Power Management V6.xlsx控制各电压轨顺序射频外设配置AD9523-1 时钟发生器、2× ADF4382 收发频率合成器、4× ADAR1000 相移器的初始化与脉冲时序功放闭环2× ADS7830 I²C ADC 读 16 路 PA 的 Idq 电流5mΩ 采样电阻 INA241A32× DAC5578 I²C DAC 控制栅压 Vg开机闭环校准到目标电流环境感知8 路热敏电阻测温超温自动开风扇GPSUM982给目标打位置标签GY-85 IMU 做俯仰/横滚校正BMP180 气压计机械与开关步进电机 360° 旋转、RF 开关控制三、硬件落地六类板卡与文件获取路径原理图与生产文件在哪找硬件部分一共六类板电源管理板、频率合成器板、主板、功放板X 版专用、贴片天线板N 版、波导天线板X 版。文件位置固定原理图与 PCB4_Schematics and Boards Layout/4_6_Schematics/按 MainBoard / PowerBoard / PowerAmplifierBoard / FrequencySynthesizerBoard / Antennas 分目录Eagle 格式.sch/.brd生产文件4_Schematics and Boards Layout/4_7_Production Files/每块板一个子目录含 Gerber 分层文件、钻孔文件、BOMxlsx和 CPL 坐标文件可直接发给 PCB 厂器件资料7_Components Datasheets and Application notes/从 ADAR1000 到 QPA2962 全部数据手册在案板级堆叠与机械结构整机是叠层结构主板、功放、天线自下而上堆叠中间用散热片和支架连接顶部有滑环解决旋转供电外壳、波导上下件、散热器等机械图纸DWG在 8_Utils/Mechanical_Drawings/包括Enclosure.dwg、Heat_Sink_PA.dwg、Waveguide.dwg等可直接进 CAD 改。天线阵列两套方案的区别N 版8×16 贴片阵列设计文件在4_Schematics and Boards Layout/4_6_Schematics/Antennas/Patch/4x4 和 8x16 两个版本X 版32×16 介质填充开槽波导阵列在4_Schematics and Boards Layout/4_6_Schematics/Antennas/Waveguide/附开槽波导规格书Dielectric_Filled_Waveguide_Array_Spec.docx。波导方案增益更高、副瓣更可控代价是装配更费工四、先仿真后打板用脚本验证阵列性能阵列因子100 行 Python 算出副瓣水平打板之前先确认阵列理论性能。5_Simulations/array_pattern_Kaiser25dB_like.py 就是一个可直接运行的参考32×16 阵列按实际单元间距约 14.3mm × 16.9mm建模方位向用均匀加权、俯仰向加 Kaiser 窗β1.65算出 E/H 面方向图并生成热图。脚本里连 HPBW半功率波束宽度都替你算了。方向图切面与 PCB 层间屏蔽脚本同时输出 E 面和 H 面切面Kaiser 窗版本把旁瓣压到 -25dB 附近除了远场方向图5_Simulations/里还有 PCB 层面的射频仿真**via fence过孔围栏**的两种排布对比Fencing/目录、介质填充波导的 openEMS 脚本Antenna/openems_quartz_slotted_wg_10p5GHz.py、波导 CST 工程sim_wg_alumina_fast/、QUCS 的 IF 带通滤波器与 DAC 重建滤波器电路仿真、MATLAB 阵列分析Matlab/。这套组合覆盖了从天线到滤波器各段的验证。五、无硬件也能跑FPGA 回归与宿主机测试这个仓库的工程化程度是它最容易被低估的地方——没有板卡你也能跑通 90% 的软件验证。FPGA一条命令的 iverilog 回归cd 9_Firmware/9_2_FPGA bash run_regression.shrun_regression.sh 分多阶段跑 Lint、变更模块、集成、信号处理、基础设施和对抗性测试tb/ 下几十个 testbench 覆盖 NCO、CIC、匹配滤波、CFAR、端到端真实数据链路tb/fullchain/里的 realdata 还有 .hex/.npy 回放数据。文档站标注当前回归状态是 FPGA 18/18、MCU 15/15 全绿时序收敛余量 WNS 0.058ns。此外formal/目录里还有 SymbiYosys 形式化验证工程CDC 跨时钟域握手、多普勒处理器、模式控制器这类覆盖在业余项目里很少见。MCUmake 一下的单元测试cd 9_Firmware/9_1_Microcontroller/tests make clean make9_Firmware/9_1_Microcontroller/tests/ 用 shims mock 在 PC 上模拟 STM32 的 HAL 和 SPI直接单测 ADAR1000 管理、ADF4382 驱动、AGC 外环等逻辑——连历史上修过的 15 个 bug 都留了各自的回归测试文件test_bug1_到test_bug15_是很好的读代码入口。跨层契约测试与 GUI 演示模式跨层契约9_Firmware/tests/cross_layer/ 用 Python 解析 STM32 设置、FPGA RTL 和参考实现验证三层之间操作码/位宽契约一致——这正是radar_system_top.v 是唯一事实来源的自动化保障GUI 演示模式9_Firmware/9_3_GUI/GUI_V65_Tk.py 支持 demo mode无需硬件即可显示实时 R-D 热图、CFAR 叠加、瀑布图radar_protocol.py负责包解析与 FT2232H 连接replay.py支持 HDF5 录制回放v7/是 PyQt6 版本六、常见问题QAQ不造硬件我能参与这个项目的哪些部分A全部软件层。FPGA 回归、MCU 单测、跨层契约测试都能在 PC 上跑GUI 有 demo 和回放模式5_Simulations/里的方向图/滤波器仿真开箱即算。硬件反而是门槛最高、最欢迎 RF 工程师参与的部分。Q项目现在能直接开机用吗AREADME 标注状态是 Alpha处于 bring-up上电调试阶段。docs/bring-up.html 记录了完整的上电检查清单、板卡到达前的门控条件和故障定位规则docs/release-notes.html 有按提交跟踪的里程碑。想跟进进展看docs/implementation-log.html。Q我想提交代码流程是什么A从develop分支拉 topic 分支main只放生产发布推 PR 前本地过四关ruff lint、pytest、FPGA 回归、MCU 单测。详见 CONTRIBUTING.md。注意仓库要求所有包安装走sfw前缀供应链安全规定测试风格强调对抗性验证——每个测试必须主动尝试破坏代码。Q商用授权A可以。硬件按 CERN-OHL-P保留声明、同源回传软件按 MIT。具体条款见仓库根目录的 Licence 文件。下一步把仓库拉到本地先跑通无硬件的验证链这是成本最低的入门路径git clone https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR cd PLFM_RADAR/9_Firmware/9_2_FPGA bash run_regression.sh cd ../9_1_Microcontroller/tests make clean make全绿之后建议精读 radar_system_top.v 的端口注释和5_Simulations/array_pattern_Kaiser25dB_like.py前者是你理解信号链的地图后者是你修改阵列设计后第一个该重跑的验证。【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考