CH5-存储器基础易错点1、注意看存储器容量的时候区分32位和32个.如果是32个需要化为5位看清容量之后有没有加KB一、半导体存储器基础1、定义由存储单元组成每个单元有二进制格式储存的唯一地址2、分类按存取方式随机存储器RandomRAM、只读存储器ReadonlyROM、顺序存储器SequentialSAM。按器件类型MOS型和双极型Bipolar速度快用于高速缓存3、技术指标固定关系1 Byte字节 8 bits比特。1 word字 word_length字长bits一般给存储器的容量大小的格式都是字数*字长字数word存储单元的个数地址译码需要编码的地址数字长word_length)每个存储单元的大小容量bits 寄存器位数 输入/输出数据线条数例题word32k 2^15所以需要15位二进制位作为地址信号编码word_length 8即每个存储单元/地址的数据容量 寄存器位数常见换算1k 2^10 (近似10001M 2^201G 2^30容量Capacity容量字数 (存储单元总数)×字长 (位数)\text{容量} \text{字数 (存储单元总数)} \times \text{字长 (位数)}容量字数(存储单元总数)×字长(位数)容量总bit数 word× word_length bits二、随机存储器RAM1、特点读写断电丢失全部数据分类静态sramCPU内部缓存Cache速度快容量小动态dram计算机内存/主存储器速度慢容量大2、组成部分2.1、存储阵列memory array2.2、地址译码器Address Decoder单译码结构将n条地址线直接译码成 2^n个地址信号每个信号对应一个存储字。双译码结构m条地址线行译码器X一般是低位n条地址线列译码器Y一般是高位编码2^(mn)个地址信号。2.3、输入输出R/W controlR/WˉR/\bar{W}R/Wˉ(Read/Write读/写控制线)当信号为高电平1时执行Read读操作数据从芯片内部流向外部。当信号为低电平0时执行Write写操作外部数据写入芯片内部。CS‾\overline{CS}CS(Chip Select片选线)带有上划线表示Active-Low低电平有效反之为高阻态输入/输出端数据线I/O 线的条数核心结论数据线的条数 寄存器位数 字长 word_length。3、核心考察方式3.1核心参量容量 字数*字长bits字数bits地址线address_line) log2(字数)\log_2(\text{字数})log2(字数)字线word_line) 字数字长bits数据线条数Bit_Line/Data_Line/I/O) 字长3.2核心引脚定义作图注意核心引脚地址线/数据线/读写线/片选使能线3.2存储器扩展3.2.1位扩展字长扩展共用地址线/读写线/片选分用数据线3.2.2字扩展地址扩展共用地址线/读写线/数据线分用片选线两个RAM片选使用非门连接高位多一路片选线其他连线都相同n个RAM目标M × N /现有m × nRAM芯片数目M × N /m × n译码器一般是高位地址线接译码器输出字扩展倍数32/8 4输入log2字扩展倍数log24 2故选用2-4译码器3.2.3位和地址同时扩展先扩位D后扩字A3.2.4 字扩展的16进制表示法注如果使用16进制表示地址最后一定要加上H三、只读存储器A、ROM1、特点数据只读断电后数据不会丢失分类2、组成部分地址译码器、存储矩阵、输出缓冲3、确定映射关系4、使用ROM实现组合逻辑函数/ROM熔丝图绘制1、确定几位输入、几位输出2、写真值表3、用标准与或式表示写成最小项和的i形式4、建立熔丝图四、寄存器堆RF1、定义CPU内部的一小块高速存储器阵列寄存器堆一般用静态触发器或小容量 SRAM 单元跟cache关系RF寄存器堆比cache速度更快容量更小功能定位的区别寄存器堆 (RF)直接服务于 CPU 内核的运算单元用于存放当前正在执行指令的中间结果、操作数和地址。指令集通常以寄存器为中心设计 。Cache其核心作用是作为内存的影子存放经常被访问的数据和指令减少 CPU 直接访问慢速内存的次数2、特点容量小、速度极快、端口多3、为什么需要寄存器堆寄存器堆存在的主要原因是解决内存访问速度远慢于CPU运算速度的问题存储层次的最顶层它是整个计算机存储结构中速度最快、延迟最低的一层。减少CPU等待内存访问太慢寄存器堆用于存放运算的中间结果、操作数和地址避免CPU处于“等数据”的状态。支持高性能架构支持流水线和多发射技术允许在一个时钟周期内进行多次读写操4. 简单结构与端口概念寄存器堆通常被设计为多端口存储器端口定义一对地址线和数据线的组合称为一个端口。5. 寄存器堆的典型应用通用CPU包括整数寄存器堆、浮点寄存器堆和向量寄存器堆。GPU为大量的线程或Warp提供本地变量与中间结果存储以实现高吞吐量。DSP 和 AI 加速器为乘加运算MAC和矩阵运算单元提供高带宽的数据通路。嵌入式系统作为工作寄存器组或小容量的高速缓冲区使用 数电-CH5-存储器基础
CH5-存储器基础易错点1、注意看存储器容量的时候区分32位和32个.如果是32个需要化为5位看清容量之后有没有加KB一、半导体存储器基础1、定义由存储单元组成每个单元有二进制格式储存的唯一地址2、分类按存取方式随机存储器RandomRAM、只读存储器ReadonlyROM、顺序存储器SequentialSAM。按器件类型MOS型和双极型Bipolar速度快用于高速缓存3、技术指标固定关系1 Byte字节 8 bits比特。1 word字 word_length字长bits一般给存储器的容量大小的格式都是字数*字长字数word存储单元的个数地址译码需要编码的地址数字长word_length)每个存储单元的大小容量bits 寄存器位数 输入/输出数据线条数例题word32k 2^15所以需要15位二进制位作为地址信号编码word_length 8即每个存储单元/地址的数据容量 寄存器位数常见换算1k 2^10 (近似10001M 2^201G 2^30容量Capacity容量字数 (存储单元总数)×字长 (位数)\text{容量} \text{字数 (存储单元总数)} \times \text{字长 (位数)}容量字数(存储单元总数)×字长(位数)容量总bit数 word× word_length bits二、随机存储器RAM1、特点读写断电丢失全部数据分类静态sramCPU内部缓存Cache速度快容量小动态dram计算机内存/主存储器速度慢容量大2、组成部分2.1、存储阵列memory array2.2、地址译码器Address Decoder单译码结构将n条地址线直接译码成 2^n个地址信号每个信号对应一个存储字。双译码结构m条地址线行译码器X一般是低位n条地址线列译码器Y一般是高位编码2^(mn)个地址信号。2.3、输入输出R/W controlR/WˉR/\bar{W}R/Wˉ(Read/Write读/写控制线)当信号为高电平1时执行Read读操作数据从芯片内部流向外部。当信号为低电平0时执行Write写操作外部数据写入芯片内部。CS‾\overline{CS}CS(Chip Select片选线)带有上划线表示Active-Low低电平有效反之为高阻态输入/输出端数据线I/O 线的条数核心结论数据线的条数 寄存器位数 字长 word_length。3、核心考察方式3.1核心参量容量 字数*字长bits字数bits地址线address_line) log2(字数)\log_2(\text{字数})log2(字数)字线word_line) 字数字长bits数据线条数Bit_Line/Data_Line/I/O) 字长3.2核心引脚定义作图注意核心引脚地址线/数据线/读写线/片选使能线3.2存储器扩展3.2.1位扩展字长扩展共用地址线/读写线/片选分用数据线3.2.2字扩展地址扩展共用地址线/读写线/数据线分用片选线两个RAM片选使用非门连接高位多一路片选线其他连线都相同n个RAM目标M × N /现有m × nRAM芯片数目M × N /m × n译码器一般是高位地址线接译码器输出字扩展倍数32/8 4输入log2字扩展倍数log24 2故选用2-4译码器3.2.3位和地址同时扩展先扩位D后扩字A3.2.4 字扩展的16进制表示法注如果使用16进制表示地址最后一定要加上H三、只读存储器A、ROM1、特点数据只读断电后数据不会丢失分类2、组成部分地址译码器、存储矩阵、输出缓冲3、确定映射关系4、使用ROM实现组合逻辑函数/ROM熔丝图绘制1、确定几位输入、几位输出2、写真值表3、用标准与或式表示写成最小项和的i形式4、建立熔丝图四、寄存器堆RF1、定义CPU内部的一小块高速存储器阵列寄存器堆一般用静态触发器或小容量 SRAM 单元跟cache关系RF寄存器堆比cache速度更快容量更小功能定位的区别寄存器堆 (RF)直接服务于 CPU 内核的运算单元用于存放当前正在执行指令的中间结果、操作数和地址。指令集通常以寄存器为中心设计 。Cache其核心作用是作为内存的影子存放经常被访问的数据和指令减少 CPU 直接访问慢速内存的次数2、特点容量小、速度极快、端口多3、为什么需要寄存器堆寄存器堆存在的主要原因是解决内存访问速度远慢于CPU运算速度的问题存储层次的最顶层它是整个计算机存储结构中速度最快、延迟最低的一层。减少CPU等待内存访问太慢寄存器堆用于存放运算的中间结果、操作数和地址避免CPU处于“等数据”的状态。支持高性能架构支持流水线和多发射技术允许在一个时钟周期内进行多次读写操4. 简单结构与端口概念寄存器堆通常被设计为多端口存储器端口定义一对地址线和数据线的组合称为一个端口。5. 寄存器堆的典型应用通用CPU包括整数寄存器堆、浮点寄存器堆和向量寄存器堆。GPU为大量的线程或Warp提供本地变量与中间结果存储以实现高吞吐量。DSP 和 AI 加速器为乘加运算MAC和矩阵运算单元提供高带宽的数据通路。嵌入式系统作为工作寄存器组或小容量的高速缓冲区使用