1. 项目概述与核心价值在电力电子和电机驱动的世界里PWM脉宽调制信号的质量直接决定了整个系统的性能上限。无论是开关电源的电压纹波、电机驱动的转矩脉动还是数字功放的谐波失真其根源往往都能追溯到PWM边沿的精度和控制的实时性上。很多工程师在初次接触TI C2000系列DSP的ePWM模块时可能会被其繁多的寄存器吓退觉得配置复杂。但当你真正理解其设计哲学后会发现它是一套极其精巧的“乐高积木”通过模块化设计将事件触发、数字保护、高精度边沿控制等功能解耦又联动为构建高可靠、高性能的实时控制系统提供了坚实的硬件基础。今天我们就以TMS320F2802x系列中的ePWM模块为蓝本深入剖析其两大核心进阶功能事件触发子系统和高分辨率PWMHRPWM。这不仅仅是寄存器手册的翻译我会结合自己多年在数字电源和伺服驱动项目中的实战经验拆解这些功能如何在实际电路中发挥作用如何避开配置陷阱以及如何将它们组合起来解决那些“教科书”上不会写的工程难题。如果你正在为如何精确同步ADC采样、如何实现纳秒级的死区补偿或者如何在高频下依然保持精细的占空比控制而头疼那么这篇文章或许能给你带来一些新的思路。2. 事件触发子系统从状态感知到精准行动ePWM模块的事件触发Event-Trigger, ET子模块其本质是一个连接PWM时基与系统其他关键外设如ADC的“智能调度中心”。它不直接产生PWM波形而是负责在PWM循环中的特定时刻例如计数器等于零、等于周期值、等于比较值等产生标志、触发中断或发出ADC启动转换SOC信号。理解并用好它是实现多模块同步、构建复杂控制环路时序的基石。2.1 核心寄存器组状态、清除与强制事件触发子模块的操作围绕三个核心寄存器展开事件触发标志寄存器ETFLG、事件触发清除寄存器ETCLR和事件触发强制寄存器ETFRC。它们构成了一个完整的状态监控与命令执行链条。ETFLGEvent-Trigger Flag Register是一个只读的状态寄存器个别位为保留可写但功能上视为状态位。它像一组“指示灯”实时显示特定事件是否已经发生。其中最关键的三个位是INT位0ePWMx_INT中断状态标志。当使能的中断事件发生时此位被置1。这里有一个至关重要的特性与SOC标志不同一旦INT标志被置1在它被软件清除之前不会产生新的中断脉冲。这意味着中断是“单发”且带锁存的防止了中断服务程序ISR执行期间被同一事件重复打断但要求ISR内部必须手动清除该标志以允许下一次中断。SOCA位2ADC启动转换AEPWMxSOCA状态标志。当SOCA事件发生时置1。SOCB位3ADC启动转换BEPWMxSOCB状态标志。当SOCB事件发生时置1。对于SOCA和SOCB标志手册中特别强调即使标志位已经置1EPWMxSOCA/B输出信号仍会持续产生脉冲。这是它与INT标志的根本区别。SOC信号更像是一个周期性的“时钟”信号用于触发ADC采样其产生与否只取决于事件触发选择寄存器ETSEL中的使能设置和时基状态与标志位状态无关。标志位仅仅是一个供CPU查询的状态记录。ETCLREvent-Trigger Clear Register是用于清除ETFLG中对应标志位的“清零器”。向该寄存器的INT、SOCA或SOCB位写1即可清除ETFLG中的对应标志位。写0无效。在中断服务程序中及时清除INT标志是必须的步骤否则该ePWM模块将无法再产生中断。对于SOC标志虽然不清除不影响信号输出但定期读取并清除有助于软件监控事件发生频率或在调试时判断时序。ETFRCEvent-Trigger Force Register是一个强大的调试和测试工具。通过软件向该寄存器的INT、SOCA或SOCB位写1可以手动强制产生一次对应的中断或SOC脉冲无论时基是否满足条件。这个功能在以下场景极其有用系统调试在不启动PWM输出的情况下测试ADC中断服务程序或采样逻辑是否正确。功能初始化验证在闭环启动前强制触发一次事件检查整个信号链路的响应。特定测试模式生成非周期性的特殊触发信号。注意使用ETFRC强制产生的事件同样会置位ETFLG中的对应标志位。并且强制事件能否最终输出还取决于ETSEL寄存器中该事件是否已被使能。如果未使能强制操作只会置位标志而不会产生实际的脉冲输出。2.2 实战配置构建一个带中断和ADC触发的PWM周期假设我们需要配置一个ePWM模块在计数器等于周期值TBCTR TBPRD时触发ADC开始采样使用SOCA并在计数器等于零TBCTR 0时产生一个CPU中断用于执行控制算法计算。步骤1时基与计数模式配置首先我们需要设置PWM的周期和计数模式。例如配置为递增-递减计数模式先增后减这样每个PWM周期会有两个关键点峰值TBCTRTBPRD和谷底TBCTR0。// 假设 ePWM1 基地址为 0x6800 EPwm1Regs.TBPRD 1000; // 设置PWM周期为1000个TBCLK EPwm1Regs.TBCTL.bit.CTRMODE TB_COUNT_UPDOWN; // 设置为增减计数模式 EPwm1Regs.TBCTL.bit.PHSEN TB_DISABLE; // 禁用相位加载作为主模块 EPwm1Regs.TBCTL.bit.PRDLD TB_SHADOW; // 周期寄存器使用影子寄存器 EPwm1Regs.TBCTL.bit.SYNCOSEL TB_SYNC_DISABLE; // 禁止同步输出 EPwm1Regs.TBCTL.bit.HSPCLKDIV TB_DIV1; // 高速时钟预分频设为1 EPwm1Regs.TBCTL.bit.CLKDIV TB_DIV1; // 时基时钟预分频设为1步骤2配置事件触发选择ETSEL接下来告诉ET子模块在什么时间点触发什么事件。// 配置SOCA触发源在时基计数器等于周期值时触发即波形的峰值点 EPwm1Regs.ETSEL.bit.SOCASEL ET_CTRU_CMPA; // 选择触发源这里应为CTRPRD但注意寄存器字段名实际常用的是 // 对于F2802x SOCASEL 选择具体事件 SOCAEN 使能。通常我们直接使用宏定义。 // 更常见的做法是使用以下宏具体名称取决于头文件 EPwm1Regs.ETSEL.bit.SOCASEL ET_CTR_PRD; // 当TBCTR等于TBPRD时触发SOCA EPwm1Regs.ETSEL.bit.SOCAEN 1; // 使能SOCA事件产生 // 配置中断触发源在时基计数器等于零时触发即波形的谷底点 EPwm1Regs.ETSEL.bit.INTSEL ET_CTR_ZERO; // 当TBCTR等于0时产生中断 EPwm1Regs.ETSEL.bit.INTEN 1; // 使能ePWM中断步骤3配置事件触发预分频ETPSETPS寄存器用于控制事件发生后需要多少次事件才产生一次脉冲。这可以用来实现“每N个PWM周期触发一次”的功能。// 配置SOCA每次选定事件发生时都产生一个SOC脉冲不分频 EPwm1Regs.ETPS.bit.SOCAPRD ET_1ST; // SOCA事件分频器ET_1ST表示每次事件都触发 // 配置中断每次选定事件发生时都产生一个中断请求 EPwm1Regs.ETPS.bit.INTPRD ET_1ST; // 中断事件分频器ET_1ST表示每次事件都触发步骤4初始化中断标志在使能全局中断前必须按照手册的“正确中断初始化流程”操作清除可能存在的伪中断标志。// 1. 禁用全局中断INTM 1 DINT; // 2. 禁用ePWM1中断在PIE级禁用 PieCtrlRegs.PIEIER3.bit.INTx1 0; // 假设ePWM1_INT对应PIE组3的INT1 // 3. 停止所有ePWM时基时钟同步确保配置时波形稳定 EPwm1Regs.TBCTL.bit.SWFSYNC 0; // 确保软件强制同步位为0 // 更关键的是设置TBCLKSYNC但此位通常在SysCtrlRegs中用于全局同步/停止所有ePWM时钟。 // 在标准初始化中我们会在配置所有ePWM前将其清零配置完后置1。 SysCtrlRegs.PCLKCR0.bit.TBCLKSYNC 0; // 停止所有ePWM时基时钟 // 4. 初始化ePWM所有寄存器即上述步骤1-3的配置代码 // ... (这里放置所有ePWM配置代码) ... // 5. 同步启动所有ePWM时基时钟 SysCtrlRegs.PCLKCR0.bit.TBCLKSYNC 1; // 6. 清除任何伪ePWM标志包括PIE中断标志寄存器IFR EPwm1Regs.ETFLG.bit.INT 1; // 写1清除ETFLG中的INT标志 EPwm1Regs.ETFLG.bit.SOCA 1; // 清除SOCA标志 // 清除PIE组对应的中断标志位PIEIFR PieCtrlRegs.PIEIFR3.bit.INTx1 0; // 写0无效通常需要读取来清除不对。 // 正确做法向PIEACK寄存器写对应位来应答中断清除PIEIFR。 PieCtrlRegs.PIEACK.all PIEACK_GROUP3; // 应答组3中断清除其所有挂起标志 // 7. 使能ePWM1中断在PIE级使能 PieCtrlRegs.PIEIER3.bit.INTx1 1; // 使能PIE组3的INT1ePWM1_INT // 8. 使能全局中断 EINT; // 清除INTM使能全局中断 ERTM; // 使能实时中断如果需要实操心得这个初始化顺序尤其是“停时钟-配寄存器-启时钟-清标志”的流程是避免上电或复位后因寄存器处于随机状态而产生意外中断或脉冲的关键。很多诡异的、只出现一次的“幽灵中断”问题都是因为忽略了这一步。2.3 数字比较DC子模块将外部信号转化为内部事件事件触发子系统更强大的能力在于它与数字比较Digital Compare, DC子模块的联动。DC子模块允许你将外部引脚如故障保护引脚TZ1/TZ2/TZ3或内部模拟比较器输出COMP1OUT, COMP2OUT的信号转化为可以触发SOC或中断的“事件”。核心配置寄存器解析DCTRIPSEL数字比较触发选择寄存器这是DC的“输入选择器”。它为四个数字比较输入DCAH, DCAL, DCBH, DCBL分别指定信号源。例如你可以将TZ1引脚配置为DCAH的源将COMP1OUT配置为DCAL的源。关键点当TZ信号用作数字比较输入而非紧急故障触发时它被视为普通数字输入其有效电平高有效或低有效可以通过TZ控制寄存器单独配置。DCACTL/DCBCTL数字比较A/B控制寄存器这两个寄存器控制着当数字比较事件DCAEVT1/2, DCBEVT1/2发生时要产生什么动作。主要控制位包括EVT1SOCE/EVT2SOCE使能该事件触发SOC脉冲。EVT1SYNCE/EVT2SYNCE使能该事件产生同步脉冲EPWMxSYNCO用于触发其他ePWM模块。EVT1FRCSYNCSEL/EVT2FRCSYNCSEL选择强制同步信号的来源是同步还是异步域。EVT1SRCSEL/EVT2SRCSEL选择事件源是原始数字比较事件还是经过滤波后的事件DCEVTFILT。DCFCTL数字比较滤波控制寄存器这是抗干扰的“守门员”。它提供了消隐窗口Blanking Window功能。在电机驱动或电源中功率器件开关瞬间会产生巨大的电压电流尖峰和噪声可能误触发比较器。消隐窗口可以在每个PWM周期的特定时间段例如开关管开通后的一段死区时间内屏蔽数字比较输入防止误动作。BLANKE使能消隐窗口。BLANKINV反转消隐窗口逻辑即窗口内有效窗口外屏蔽。PULSESEL选择消隐窗口的参考点是周期点TBCTRTBPRD还是零点TBCTR0。SRCSEL选择哪个数字比较事件DCAEVT1/2, DCBEVT1/2连接到滤波器。DCFOFFSET/DCFWINDOW滤波偏移/窗口寄存器这两个寄存器定义了消隐窗口的位置和宽度。DCFOFFSET设定从参考点由PULSESEL决定开始延迟多少个TBCLK周期后开启消隐窗口。DCFWINDOW则设定消隐窗口持续的TBCLK周期数。它们都支持影子寄存器可以在一个PWM周期开始时安全更新。实战场景基于电流保护的动态限流假设我们有一个峰值电流保护电路比较器COMP1在电流超过阈值时输出高电平。我们希望当COMP1输出有效时并非立即关断PWM那是故障保护TZ的功能而是触发ADC紧急采样当前电流并在下一个PWM周期中断中由软件计算并减小占空比实现“逐周期限流”。配置DCTRIPSEL将COMP1OUT映射到DCAH输入。EPwm1Regs.DCTRIPSEL.bit.DCAHCOMPSEL DC_COMP1OUT; // DCAH源为COMP1输出配置数字比较逻辑通过DCCAPCTL等寄存器未在输入资料中详细展开但属于DC子模块设置当DCAH为高时产生DCAEVT1事件。通常这涉及到配置一个“高电平有效”的比较逻辑。配置DCACTL使能DCAEVT1事件触发SOCA。EPwm1Regs.DCACTL.bit.EVT1SOCE 1; // 使能DCAEVT1触发SOCA EPwm1Regs.DCACTL.bit.EVT1SRCSEL DC_EVT1; // 事件源为DCAEVT1未滤波配置消隐窗口在开关管开通后的一段短时间内例如500ns电流采样信号可能不稳定需要屏蔽。EPwm1Regs.DCFCTL.bit.SRCSEL DC_EVT1; // 滤波器作用于DCAEVT1 EPwm1Regs.DCFCTL.bit.PULSESEL DC_CBC; // 消隐窗口参考点为计数器等于比较值B假设是下管开通时刻 EPwm1Regs.DCFCTL.bit.BLANKE 1; // 使能消隐 EPwm1Regs.DCFOFFSET 10; // 偏移10个TBCLK周期后开始消隐假设TBCLK10MHz即1us后开始 EPwm1Regs.DCFWINDOW 5; // 消隐窗口宽度为5个TBCLK周期即500ns配置ETSEL确保SOCA已使能并可能将SOCA触发源设置为“由DC子模块触发”具体位域需查手册可能为ET_SOCASEL DC_EVT1或类似。中断服务程序ADC采样完成后进入中断读取电流值若超限则计算并更新下一个周期的CMPA值占空比实现软件限流。通过这样的配置我们实现了一个基于硬件比较、带抗干扰消隐、并能触发精确ADC采样的智能过流响应机制其响应速度和可靠性远高于纯软件轮询检测。3. 高分辨率PWMHRPWM突破数字PWM的精度极限当PWM频率上升到数百kHz甚至MHz级别时传统的基于系统时钟计数的PWM分辨率会急剧下降。例如在60MHz系统时钟下产生一个1MHz的PWM波其周期只有60个时钟周期理论分辨率仅为1/60 ≈ 1.67%连8位精度0.4%都达不到。这对于需要精细调压的DC-DC变换器或要求低THD的数字音频功放是无法接受的。HRPWM就是为了打破这个瓶颈而生的。3.1 MEP技术原理细分一个系统时钟周期HRPWM的核心是微边沿定位器Micro-Edge Positioner, MEP。它的思想很直观既然一个系统时钟周期TSYSCLKOUT太“粗”那我就在这个周期内再进行更细的划分。MEP通过一套模拟延迟链或数字插值技术能够将一个系统时钟周期细分成多达255个离散的、皮秒级如150ps-180ps的时间步长。想象一下原来你只能用整块的砖系统时钟来砌墙边沿现在你有了沙子和水泥MEP以在砖的边缘进行毫米级的微调让边沿的位置无比精确。关键寄存器CMPAHR高分辨率比较寄存器8位。它与标准的16位CMPA寄存器共同构成一个24位的比较值。CMPA决定“在哪块砖上”CMPAHR决定“在这块砖的哪个微调位置上”设置边沿。这是最常用的HRPWM控制寄存器用于实现高分辨率占空比控制。TBPHSHR高分辨率相位寄存器8位。与TBPHS寄存器配合用于实现高分辨率相位移动。在相移全桥等拓扑中非常有用。TBPRDHR高分辨率周期寄存器8位部分器件支持。与TBPRD寄存器配合用于实现高分辨率周期控制。注意在此模式下ePWMxB输出可能会有±1-2个周期的抖动。HRCNFGHRPWM配置寄存器。这是HRPWM的“大脑”决定工作模式。3.2 HRPWM配置模式详解HRPWM的功能通过HRCNFG寄存器进行配置主要涉及以下几个关键选择1. 边沿模式HRCNFG[EDGMODE]上升沿控制Rising Edge, RE仅对PWM波的上升沿进行高分辨率定位。适用于需要精确控制开通时刻的应用。下降沿控制Falling Edge, FE仅对下降沿进行高分辨率定位。适用于需要精确控制关断时刻的应用。双边沿控制Both Edge, BE同时对上升沿和下降沿进行高分辨率定位。这通常用于相位控制模式此时由TBPHSHR寄存器控制高分辨率相位移动。2. 控制模式HRCNFG[CTLMODE]CMPAHR控制模式MEP由CMPAHR寄存器控制。这是占空比控制模式必须与RE或FE边沿模式配合使用。你通过调整CMPAHR来微调边沿位置从而精确控制占空比。TBPHSHR控制模式MEP由TBPHSHR寄存器控制。这是相位控制模式必须与BE边沿模式配合使用。你通过调整TBPHSHR来微调整个PWM脉冲的相位偏移。3. 高分辨率B信号控制HRCNFG[HRBEN, HRBMD]HRPWM硬件仅作用于ePWMxA通道。但通过此配置可以将高分辨率信号“映射”到ePWMxB输出上。交换模式SWAP将ePWMxA和ePWMxB的输出交换。这样高分辨率信号就出现在ePWMxB引脚上而ePWMxA输出常规PWM。这在需要将高分辨率信号分配给特定硬件引脚时非常方便。取反模式INVERT将ePWMxA的高分辨率信号取反后输出到ePWMxB。这可以方便地生成一对互补的高分辨率PWM信号。4. 自动转换模式HRCNFG[AUTOCONV]这是HRPWM使用中的关键便利特性。当使能自动转换时你只需要向CMPAHR寄存器写入期望占空比的小数部分左移8位后的Q8格式值MEP校准模块会自动结合HRMSTEP寄存器由SFO库函数动态更新中的MEP比例因子计算出实际需要的MEP步数。// 自动转换模式下的占空比设置示例 float desired_duty 0.405; // 期望占空比 40.5% Uint16 period EPwm1Regs.TBPRD; // 假设PWM周期值已设定 float cmp_val_f desired_duty * (float)period; // 计算比较值浮点数 Uint16 cmp_a (Uint16)cmp_val_f; // 整数部分写入CMPA float fraction cmp_val_f - (float)cmp_a; // 小数部分 Uint16 cmp_a_hr (Uint16)(fraction * 256.0); // 转换为Q8格式 (8) EPwm1Regs.CMPA.half.CMPA cmp_a; // 写入CMPA整数部分 EPwm1Regs.CMPA.half.CMPAHR cmp_a_hr; // 写入CMPAHR小数部分MEP自动计算如果禁用自动转换则需要用户软件根据测得的MEP比例因子自行完成小数部分 * MEP比例因子 0.5的舍入计算再将结果写入CMPAHR。这无疑增加了软件复杂度和CPU开销。3.3 SFO库与MEP比例因子校准MEP的步进时间如180ps并非绝对恒定它会随着芯片工艺、电压和温度PVT的变化而漂移。因此TI提供了比例因子优化Scale Factor Optimizer, SFO库函数如SFO_TI_Build_V6.lib。这个库函数在后台运行持续测量并更新HRMSTEP寄存器该寄存器存储了每个系统时钟周期内包含的MEP步数。使用SFO库的典型流程在工程中链接SFO库文件。在代码中声明并初始化SFO函数相关的变量如int MepScaleFactor[NUM_EPWM_CHANNELS]。在主循环或低优先级后台任务中定期调用SFO()函数。该函数会检查所有使能HRPWM的通道更新其HRMSTEP值并返回状态。在更新PWM占空比或相位时只需按照自动转换模式计算并写入CMPAHR或TBPHSHR即可SFO库保证HRMSTEP是最新的。避坑指南务必确保SFO函数被周期性调用。如果MEP比例因子因环境变化而改变但HRMSTEP未及时更新会导致HRPWM边沿位置出现误差可能表现为输出纹波增大或音频失真。建议将SFO调用放在一个固定的定时器中断或低优先级任务中频率在几十到几百Hz即可。3.4 实战配置一个1MHz、高分辨率占空比的PWM目标在系统时钟60MHz下生成1MHz的PWM波并实现优于12位的占空比分辨率。步骤1计算常规参数并配置ePWM1MHz PWM周期对应60个系统时钟60MHz / 1MHz。采用增减计数模式则TBPRD 30因为从0数到30再减到0共60个时钟。SysCtrlRegs.PCLKCR0.bit.TBCLKSYNC 0; // 停止所有ePWM时钟 EPwm1Regs.TBPRD 30; // 设置周期值 EPwm1Regs.TBCTL.bit.CTRMODE TB_COUNT_UPDOWN; // 增减模式 EPwm1Regs.TBCTL.bit.PHSEN TB_DISABLE; EPwm1Regs.TBCTL.bit.PRDLD TB_SHADOW; EPwm1Regs.TBCTL.bit.SYNCOSEL TB_SYNC_DISABLE; EPwm1Regs.TBCTL.bit.HSPCLKDIV TB_DIV1; EPwm1Regs.TBCTL.bit.CLKDIV TB_DIV1; // 配置动作限定器产生占空比可调的PWM EPwm1Regs.CMPA.half.CMPA 15; // 初始比较值50%占空比 EPwm1Regs.AQCTLA.bit.CAU AQ_SET; // 计数器等于CMPA时置高 EPwm1Regs.AQCTLA.bit.CAD AQ_CLEAR; // 计数器等于CMPA时置低增减模式步骤2使能并配置HRPWM假设我们使用ePWM1A输出高分辨率PWM控制上升沿。// 配置HRCNFG寄存器 EALLOW; // 允许写入受保护的寄存器 EPwm1Regs.HRCNFG.all 0; EPwm1Regs.HRCNFG.bit.EDGMODE HR_REP; // 上升沿高分辨率控制 EPwm1Regs.HRCNFG.bit.CTLMODE HR_CMP; // 控制模式为CMPAHR EPwm1Regs.HRCNFG.bit.HRLOAD HR_CTR_ZERO; // 影子寄存器在CTR0时加载与CMPA同步 EPwm1Regs.HRCNFG.bit.AUTOCONV 1; // 使能自动转换模式 EDIS; // 使能HRPWM模块部分器件可能需要配置HRPWR寄存器 EPwm1Regs.HRPCTL.bit.HRPE 1; // 使能高分辨率周期控制如果支持且需要 // 更常见的是直接使能HRPWM通道 EPwm1Regs.HRPCTL.bit.TBPHSHRLOADE 0; // 相位高分辨率加载模式 EPwm1Regs.HRPCTL.bit.TBPRDHRLOADE 0; // 周期高分辨率加载模式 // 对于占空比控制主要确保HRCNFG配置正确即可HRPCTL具体配置需参考手册。步骤3集成SFO库并初始化在工程中添加SFO库并声明全局变量。#include sfov6.h // SFO库头文件 int MepScaleFactor[EPWM_CHANNELS] {0}; // 用于存储比例因子的数组 Uint16 status;在main函数初始化部分调用SFO初始化如果库提供并在主循环中定期更新。// 主循环中 status SFO(); while (status ! 1) { // 1表示SFO完成并成功更新 status SFO(); // 等待SFO完成初始校准 // 可以加入超时处理 } // 之后可以定期如每100ms调用一次 SFO() 以更新比例因子步骤4动态更新高分辨率占空比现在你可以以极高的精度更新占空比。例如设置占空比为40.5%。float desired_duty 0.405; // 40.5% Uint16 period EPwm1Regs.TBPRD; float cmp_val_f desired_duty * (float)period; // 30 * 0.405 12.15 Uint16 cmp_a_int (Uint16)cmp_val_f; // 整数部分: 12 float fraction cmp_val_f - (float)cmp_a_int; // 小数部分: 0.15 Uint16 cmp_a_hr (Uint16)(fraction * 256.0); // 0.15 * 256 38.4 - 38 (0x26) EPwm1Regs.CMPA.half.CMPA cmp_a_int; EPwm1Regs.CMPA.half.CMPAHR cmp_a_hr;在这个例子中常规PWM只能将边沿定位在计数点12或13对应40.0%或43.3%。而HRPWM通过CMPAHR38可以将上升精确地定位在计数点12之后的第38个MEP步长处。假设MEP步长为180ps系统时钟周期为16.67ns60MHz那么每个系统时钟包含约92.6个MEP步16.67ns / 180ps。因此38个MEP步大约相当于0.41个系统时钟周期。最终上升沿位置在12 38/92.6 ≈ 12.41个计数点对应的占空比非常接近40.5%。4. 高级应用与故障排查4.1 事件触发与HRPWM的联合应用数字峰值电流控制在峰值电流模式控制中需要精确地在电感电流达到给定值时关断开关管。结合数字比较和HRPWM可以实现全数字化的峰值电流控制。采样利用ePWM的SOC事件在开关管开通后的一段消隐时间后精确触发ADC采样电流。比较ADC结果通过DAC或直接与数字给定值在比较器片内或片外中比较产生COMPOUT信号。触发与动作COMPOUT信号通过DCTRIPSEL连接到DC子模块。当电流达到峰值COMPOUT跳变时DC子模块立即产生DCAEVT1事件。高精度关断DCAEVT1事件可以配置为直接通过动作限定器AQ的“一次性强制”功能立即将PWM输出拉低关断开关管。由于HRPWM提供了高分辨率这个关断动作的延迟可以做到极短且稳定不受软件中断延迟的影响。中断与更新同时DCAEVT1事件可以触发中断在中断服务程序中软件根据输入电压、输出电压计算下一个周期的导通时间即CMPA值并利用HRPWM的高分辨率进行更新实现电压环的控制。这种硬件闭环的峰值电流控制响应速度极快纳秒级是构建高频、高动态响应开关电源的理想选择。4.2 常见问题与排查技巧问题1HRPWM输出没有高分辨率效果边沿看起来还是阶梯状的。检查1HRPWM是否使能确认HRCNFG寄存器已正确配置并且HRPCTL或相关使能位已置位。检查2自动转换模式与SFO库。如果使用自动转换模式确认SFO库已正确链接并运行且HRMSTEP寄存器值非零且合理通常几十到几百。可以通过调试器读取HRMSTEP值。检查3CMPAHR写入时机。确保在影子寄存器加载点如CTR0之前更新CMPAHR。如果在加载点之后更新新值将在下一个周期才生效。检查4测量方法。HRPWM的改善是皮秒/纳秒级的需要用高带宽1GHz示波器并打开高分辨率采集模式或使用无限余辉观察边沿的“抖动”是否显著减小。普通示波器可能看不出区别。问题2ePWM中断无法进入或只进入一次。检查1ETFLG[INT]标志是否清除在中断服务程序开始处必须清除EPwm1Regs.ETFLG.bit.INT 1。这是最常见的原因。检查2PIE配置是否正确确认PIE向量表已正确分配PIEIER使能和PIEIFR标志已正确配置并且全局中断INTM已使能。检查3中断初始化顺序。严格按照前述的“正确中断初始化流程”操作特别是停时钟和清标志的步骤。检查4中断触发条件。确认ETSEL.INTSEL选择的事件确实会发生。例如如果选择CTRPRD但计数器工作在递增模式则CTRPRD事件只会发生在周期点而CTRZERO事件每个周期都会发生在递增模式下计数器从0开始。问题3数字比较事件没有触发SOC或动作。检查1输入源选择。确认DCTRIPSEL寄存器是否正确映射了信号源如TZ1, COMP1OUT。检查2数字比较逻辑。确认DCTRIPSEL对应的控制逻辑高有效/低有效已通过DCTL或TZSEL等寄存器正确设置。一个常见的疏忽是TZ引脚默认是故障保护功能需要将其配置为数字比较输入源。检查3消隐窗口。如果使能了消隐确认DCFOFFSET和DCFWINDOW的设置没有将你期望的事件窗口完全覆盖掉。可以尝试暂时禁用消隐BLANKE0进行测试。检查4事件使能。确认在DCACTL/DCBCTL中相应事件的SOCE或SYNCE位已使能并且在ETSEL中SOC或INT的触发源已选择为来自DC事件。问题4使用ETFRC强制触发事件但示波器上看不到脉冲。检查1对应事件在ETSEL中是否使能ETFRC只能强制产生已被ETSEL使能的事件。如果ETSEL.SOCAEN0那么强制SOCA只会置位标志不会产生脉冲。检查2输出引脚配置。确认ePWM输出引脚已通过GPIO复用寄存器正确配置为ePWM功能。检查3动作限定器AQ配置。SOC脉冲是内部信号但PWM输出波形由AQ模块产生。确保AQ已配置为在期望的模式下驱动引脚输出。通过深入理解事件触发和HRPWM的工作原理并熟练掌握这些排查技巧你就能充分发挥TMS320F2802x ePWM模块的强大性能设计出响应更快、精度更高、更可靠的数字电源与电机控制系统。这些功能不再是数据手册里冰冷的位域描述而是你手中构建高性能硬件控制环路的利器。